您所在的位置: 需求库 技术需求 非易失存储器的设计与建模/高速DRAM设计与建模

非易失存储器的设计与建模/高速DRAM设计与建模

发布时间: 2023-11-28
来源: 科技服务团
截止日期:2024-12-31

价格 双方协商

地区: 湖南省 长沙市 岳麓区

需求方: 湖南***公司

行业领域

电子信息技术

需求背景

随着计算机技术的不断发展,对于存储器的要求也越来越高。传统的存储器存在着速度慢、容量小、功耗高等问题,无法满足现代计算机的需求。因此,研究新型的存储器技术成为了当前的一个重要研究方向。

需解决的主要技术难题

主要的技术难题主要包括以下几点:

1. 如何实现数据高速访问与数据非易失存储的结合。由于传统的存储技术无法做到这一点,因此导致了现有计算存储架构分级体系复杂,能效较低;同时,运算单元与存储器之间的速度失配也严重制约了计算机性能及能效的进一步提升。

2. 如何优化非易失存储器和高速DRAM的设计和建模。目前,非易失存储器和高速DRAM的存储单元bitcell与工艺紧密相关,工艺厂家通常不愿意开放单元的相关电参数和版图。因此,如何协调并获得bitcell的电参数、版图和数据手册成为了一个需要解决的重要问题。

3. 如何充分发挥非易失性存储器件(NVM)的优势。非易失性存储是一种断电后数据不会丢失的新型存储技术,它具有可按字节寻址、能耗低、读写速度快等优良特性。然而,如何充分挖掘并利用这些优势,使非易失性存储器件的性能得到最大化的应用,同样是一个重要的研究方向。

4. 非易失存储器和高速DRAM,由于其存储单元bitcell与工艺相关,工艺厂家不愿意开放单元的相关电参数和版图,希望协调拿到bitcell的电参数、版图和数据手册。

期望实现的主要技术目标

本项目的主要技术目标包括以下几点:

1. 实现数据高速访问与数据非易失存储的结合。目标是解决传统存储技术无法实现这一结合的问题,以简化现有计算存储架构的分级体系,提高能效,并解决运算单元与存储器之间的速度失配问题,从而进一步提升计算机性能及能效。

2. 优化非易失存储器和高速DRAM的设计和建模。主要目标是在工艺厂家可能不愿意开放存储单元bitcell的相关电参数和版图的情况下,如何协调并获得这些关键信息,以便进行更精确的设计和模型构建。

3. 充分发挥非易失性存储器件(NVM)的优势。非易失性存储器件具有断电后数据不会丢失、可按字节寻址、能耗低、读写速度快等优良特性。项目将研究如何充分挖掘并利用这些优势,使非易失性存储器件的性能得到最大化的应用。

4. 希望获得bitcell的面积、功耗、读写电压/电流、器件IV特性,版图结构等信息。

处理进度

  1. 提交需求
    2023-11-28 15:04:26
  2. 确认需求
    2023-12-05 16:26:53
  3. 需求服务
    2023-12-05 16:26:53
  4. 需求签约
  5. 需求完成