新型高性能AI计算节点互联技术研究
价格 双方协商
地区: 陕西省 西安市 市辖区
需求方: 交叉***究院
行业领域
新一代信息技术产业,互联网与云计算、大数据服务
需求背景
本项目针对高性能AI计算节点互连这一问题展开研究,有望成为新的互连层次设计技术并填补片上互连和PCB上互连的性能鸿沟,使得AI计算节点超高的互连密度成为可能。
主要创新点包括:
1. 使用高速互连接口和先进封装对多核芯片进行互连,带宽、时延、功耗等性能指标优于使用PCIe在PCB上的SMP互连。
2. 探索高效、可靠的互联接口与封装标准,追求通用、可复用、可量产、易拓展的封装方案。
3. 针对新型封装内计算核互连的互连网络设计,层次化、无死锁、动态自适应,可容错的互连网络和路由算法。
4. 复杂AI场景中的多任务在多芯片集成系统上分割、映射、调度,并且可以根据场景和任务的不同在封装层面灵活地配置系统架构。
需解决的主要技术难题
AI算力作为承载AI应用的平台和基础,其发展推动了整个AI系统的进步和快速演进,是AI领域最核心的要素之一,目前各种应用场景对算力的要求越来越高。
现在主流高性能AI计算平台互联架构包括片上多核互连、PCB上计算节点互连、计算板互连、计算机柜互连等。其中,片上多核互连的性能是最优的,但受限于光刻机最大加工尺寸和大芯片制造良率等因素的制约,单芯片容纳的核数有限。在经典的互连层次中,片上互连下一个层次通常是使用PCIe等接口在PCB板上的SMP(Symmetric multiprocessing)互连,PCIe接口带宽通常在几十个GBps,而且时延较高,性能与片上互连之间存在明显的差距,这就构成了两级互连层次之间的鸿沟,制约了高性能AI计算机的性能发挥。
近年来,随着先进封装技术的发展,实现超高的互连密度成为可能,有望成为新的互连层次并填补片上互连和PCB上互连的性能鸿沟。但目前,针对封装内新型计算节点互联方法和技术的研究还十分缺乏。如果突破该项技术,将大幅度提升AI单芯片的算力,可有效提升超高性能计算机、云计算中心、自动驾驶计算平台等领域的整体性能。
期望实现的主要技术目标
高性能AI计算平台及软件栈,包括128 Tops(int8)(理论峰值)算力AI芯片、计算平台、编译工具、模型映射和多任务调度方法等。
需求解析
解析单位:“科创中国”人工智能专业科技服务团(西咸新区人工智能行业协会) 解析时间:2023-11-26
解析单位:陕西省西咸新区 解析时间:2023-09-23
李卫斌
西安电子科技大学
教授
综合评价
处理进度