科创中国

随着现代通信的飞快发展，收发机对于频带的切换也越来越快，作为评估锁相环频率合成器的重要性能指标之一，锁定时间已经受到越来越多的关注。为了追求快速锁定，越来越多的自动频率校准技术(AFC)被提出。传统的频带间AFC技术分为开环校准和闭环校准。开环校准的机制是在校准过程中将VCO输入与环路断开并接入合适的电压值，一般为电源电压的一半，然后比较一段时间内参考信号和反馈信号的上升沿(或下降沿)数量。由于信号初始相位的不同，需要很长时间才能完成。与此不同，闭环校准是通过在保持闭环的前提下直接判断环路滤波器的输出电压是否合理来实现的，其每一次切换都相当于重新锁定一次，因其每个步骤的校准都非常耗时，难以适应多频段(n≥8)的设计。为了解决现有技术中存在的上述问题，本发明提供了一种应用于锁相环自动频率校准的频率检测器。

本发明提出的一种应用于锁相环自动频率校准的频率检测器，在频率校准时，频率检测器可以连续检测反馈信号与参考信号的频率相对大小，无需花费大量时间等待系统稳定，可以减少频率校准的时间。同时本发明提供的频率检测器是对频率的相对检测，电路设计难度较小。通过本发明提供的频率检测器，可以降低在单次校准周期内锁相环的锁定时间。

本发明提供的一种应用于锁相环自动频率校准的频率检测器包括：上下2路分频电路，2个时间电压转换器TVC，1个比较器，2个D触发器以及或非门逻辑电路，上路分频电路的输出接入第一个时间电压转换器TVC1，下路分频电路的输出接入第二个时间转换器TVC2，第一个时间电压转换器TVC1的输出端接入比较器的正输入端，第二个时间电压转换器TVC2的输出接入比较器的负输入端，比较器的输出接入第一个D触发器，第一个D触发器的输出接入第二个D触发器，两个D触发器受同一时钟信号CLK的控制，两个D触发器的输出接入或非门逻辑电路中，或非门逻辑电路输出信号；上路分频电路的输入端连接锁相环的参考信号，下路分频电路的输入端连接锁相环的反馈信号；

其中，频率检测器在自动频率校准初始阶段，参考信号经过除二分频器和TVC1电路后，将恒定的参考信号转化为恒定的电压信号并连接到比较器的正输入端；反馈信号经过除二分频电路和TVC2电路后，将反馈信号转化为电压信号并连接到比较器的负输入端；若反馈信号频率始终低于或高于参考信号频率时，比较器输出相对应的负或正，经过两个CLK周期，串联的第一个D触发器的输出信号O1和第二个D出发器的输出信号O2将保持相应的低电平或高电平使得频率检测器的输出保持为低电平，当反馈信号穿过目标频带时，使得第一个D触发器的输出信号O1和第二个D出发器的输出信号O2生成一个周期的不同值，频率检测器输出信号OEN也会产生一个周期的高电平脉冲，高电平脉冲的出现说明目标频率的出现。

丁瑞雪，男，1981年生，博士，教授，博士生导师，国家级青年人才获得者，国家级创新团队骨干成员。主要研究方向为高效模拟集成电路设计，近年来主持国家自然科学基金面上项目3项，国家重点研发计划课题1项，国家重大科技专项课题1项，陕西省重点研发计划项目1项，共同承担国家自然科学基金重点项目2项、国家自然科学基金重大项目课题1项；获国家技术发明二等奖1项（2019年度，排名第3），国家科技进步二等奖1项（2016年度，排名第9），陕西省科学技术奖一等奖2项，发表SCI检索论文40多篇，授权专利40多项。

本发明提出一种频率检测器，在频率校准时，此检测电路连续检测反馈频率与参考频率的相对大小，无需花费大量时间等待系统稳定，极大的减少了频率校准的时间，同时本频率检测器是对频率的相对检测，电路设计难度较小。通过本发明创新频率检测器电路，使得锁定时间相对于传统技术锁定时间在单次校准周期内降低了70％以上。

技术转让