一种加密芯片安全性能测试方法和装置
成果类型:: 发明专利
发布时间: 2023-08-04 15:57:08
随着通信技术的发展,信息安全也显得越来越重要。虽然芯片中有复杂的加解密算法和密钥保护机制,但是,芯片仍然容易受到诱导错误攻击,从而造成芯片中的数据内容的泄露。
[0003] 为避免芯片受到诱导错误攻击时的数据泄露,比如私钥的泄露,需要对安全芯片内的加密电路的安全性和稳定性进行测试。其中,错误注入攻击就是一种广泛使用的、用来评估加密芯片的容错能力以及、故障对加密芯片影响的安全性能测试方法。
[0004] 加密芯片的错误注入攻击原理是:通过人为的注入一定的错误,根据错误传输机理和加解密的结果分析出密钥信息的方法。其中,常见的用于注入的诱导错误包括:电压和时钟突变错误、激光诱导错误、X射线和离子束注入错误。
[0005] 然而,由于现在的错误注入技术在时间及空间上的不确定性,一方面不能有效的将注入的错误产生的内部变化反映在输出结果,另一方面,在实际应用中,仅凭输出的加解密结果,很难分析判断出产生错误的机制。从而使得现有的加密芯片测试方法的测试效率较低。
在本发明实施例中,根据芯片的加密算法确定注入的错误攻击的被攻击参数,并根据所述被攻击参数,查找在计算所述被攻击参数所使用的相关的寄存器,称之为敏感寄存器,并将敏感寄器中插入到扫描链中,扫描输出被攻击参数因注入的错误攻击而产生的变化结果,并将被攻击参数的输出结果与期望的扫描输出结果比较,确定加密芯片的安全性。本发明实施例由于将敏感寄存器插入到扫描链中,从而能够获取被攻击参数的变化,从而更加直观的判断是否产生有效的错误,有效提高加密芯片安全性的测试效率。
技术合作
比较子单元,用于将被攻击的扫描输出结果与期望的扫描输出结果比较,判断两者是否相同;
[0084] 第一验证子单元,用于如果相同,则所述加密芯片的安全性通过测试验证;[0085] 第二验证子单元,用于如果不相同,则所述加密芯片未能通过安全性测试。
[0086] 优选的,所述扫描链插入单元具体用于:根据可测性设计工具,在计算所述被攻击参数相关的敏感寄存器插入扫描链。
[0087] 图3所述的加密芯片安全测试装置与图1所述的加密芯片安全测试方法对应,在此不作重复赘述。
[0088] 以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。