科创中国

本发明涉及一种带隙基准电路，其包括，一基准电压源VREF，所述基准电压源VREF拉伸门电压V_REG实现内部预稳压，并形成内部预稳压电路；一带隙核心电路，所述带隙核心电路设有提高电源抑制比的自偏置共源共栅放大电路；一负反馈电路，所述负反馈电路为所述带隙核心电路提供一个经过稳压后的电源电压VDD；一启动电路，所述启动电路在工作开始时拉伸所述基准电压源VREF使得所述自偏置共源共栅放大电路正常工作。本发明的带隙基准电路通过负反馈电路为带隙核心电路提供一个经过稳压后的电源电压，同时在内部采用自偏置共源共栅放大电路来提高电源抑制比，节省了面积和功耗。

一种带隙基准电路，其特征在于：其包括，一基准电压源VREF，所述基准电压源VREF拉伸门电压V_REG实现内部预稳压，并形成内部预稳压电路；一带隙核心电路，所述带隙核心电路设有提高电源抑制比的自偏置共源共栅放大电路；所述带隙核心电路还包括第一电阻R1、第二电阻R2、第一双极性晶体管Q1、与第一双极性晶体管Q1共同联接基极的第二双极性晶体管Q2以及第三双极性晶体管Q3；所述自偏置共源共栅放大电路设有晶体管M1、M2、M3、M4、M5、M6、M7、M8以及第三电阻R3和第四电阻R4，通过第三电阻R3和第四电阻R4的电压为晶体管M2、M3、M4、M5、M6、M7以及M8提供偏置电压；一负反馈电路，所述负反馈电路为所述带隙核心电路提供一个经过稳压后的电源电压VDD；一启动电路，所述启动电路在工作开始时拉伸所述基准电压源VREF使得所述自偏置共源共栅放大电路正常工作

带隙基准电路是DC-DC转换器中不可或缺的一部分，由于PWM和PFM工作模式的反 馈电压Vfb都必须要和由带隙基准电路产生的参考电压进行比较。因此，精确的参考电压能 够参数准确的调控电压。

[0003] 带隙基准电压的基本原理是利用两个具有相反溫度系数的电压W合适的权重相 加，产生一个具有零溫度系数的电压。双极型晶体管(BJT)具有W下两个特性:双极型晶体 管的基极-发射极电压Vbe与绝对溫度成反比；在不同的集电极电流下，两个双极型晶体管 的基极-发射极电压电压的差值A Vbe与绝对溫度成正比。因此双极型晶体管通常是构成带 隙基准电压的核屯、。

中国科学院深圳先进技术研究院提升了粤港地区及我国先进制造业和现代服务业的自主创新能力，推动我国自主知识产权新工业的建立，成为国际一流的工业研究院。 深圳先进院目前已初步构建了以科研为主的集科研、教育、产业、资本为一体的微型协同创新生态系统，由九个研究平台，国科大深圳先进技术学院，多个特色产业育成基地、多支产业发展基金、多个具有独立法人资质的新型专业科研机构等组成。开展先进技术研究，促进科技发展。信息、电子、通讯技术研究新材料、新能源技术研究高性能计算、自动化、精密机械研究生物医学与医疗仪器研究相关学历教育、博士后培养与学术交流。

所述内部预稳压电路包括晶体管Ml 1、晶体管Ml 2、晶体管Ml 3、晶体管M14、 晶体管M15、晶体管M17W及晶体管M18,所述晶体管Mll的源极连接所述口电压¥_366,所述 晶体管Mll的漏极连接所述晶体管M12的漏极，所述晶体管M12的源极连接所述接地基准电 压，所述晶体管M14的漏极连接所述晶体管M13的漏极，所述电源电压VDD连接所述晶体管 M15的源极，所述口电压V_REG连接所述晶体管M15的漏极，所述晶体管M15的漏极连接所述 晶体管M16的漏极，所述晶体管Mll的漏极禪合所述晶体管M12、晶体管M14W及晶体管M18的 栅极，所述晶体管M17的源极连接电源电压VDD，所述晶体管M17的漏极连接所述晶体管M18 的漏极，所述晶体管M17的漏极禪合所述晶体管M15W及晶体管M17的栅极，所述晶体管M18 的源极连接所述接地基准电压。

[0016] 本发明的带隙基准电路，通过负反馈电路为带隙核屯、电路提供一个经过稳压后的 电源电压，同时在内部采用自偏置共源共栅放大电路来提高电源抑制比，节省了面积和功 耗；自偏置共源共栅放大电路能够提高PSRR性能，且省去了偏置电路，降低了功耗的同时降 低了电路的复杂度。 

技术合作

为本发明一实施例带隙基准电路溫漂系数方针结果示意图，本实施例 在化dence Spectre上采用SMIC公司的0.1祉mlP6M工艺进行了仿真。由图可看出，该带隙基 准电路具有很好的溫漂特性，溫漂系数仅为5ppm。图3所示为该带隙基准电路电路的PSRR仿 真结果，由图可W看出，低频时该带隙基准电路具有很高的PSRR，可达118地。

[0036] W上所述本发明的具体实施方式，并不构成对本发明保护范围的限定。任何根据 本发明的技术构思所作出的各种其他相应的改变与变形，均应包含在本发明权利要求的保 护范围内。