您所在的位置: 成果库 高码率解调器监控软件V1.0

高码率解调器监控软件V1.0

发布时间: 2023-11-07

来源: 试点城市(园区)

基本信息

合作方式: 技术许可
成果类型: 发明专利
行业领域:
电子信息技术,软件
成果介绍
设备研制团队技术实力雄厚、经验丰富、队伍稳定,团队核心成员从事高码率数传领域的平均从业时间超过十年,参与过多个国家预研项目研发及重点型号的研制、交付、任务执行工作,全部具有硕士及以上学历,具有丰富的通信系统软硬件设计经验,产品设计上拥有完全自主知识产权。 公司在高性能硬件板卡及平台设计技术、超高速调制解调技术、超高速信道编译码技术、国产化数传测控上位机软件设计技术等方面有着大量的技术储备。 高码率数传接收机的国产化方面,受限于国内芯片设计水平、制造工艺,国产化的高性能FPGA、超高速率AD/DA芯片与国外器件相比,仍有较大的差距,尤其是功耗、可靠性、成本等方面仍有较大提升空间。基于此,我公司长期对国产化器件进行跟踪、调研、试验,完成了FPGA、DSP、高速ADC及DAC、晶振及频踪电路、连接器、电阻电容电感、电源芯片及结构件的选型及试验。为高码率数传接收机的国产化道路进行了充分的技术储备,也为我国首台高码率数传接收机的成功研制奠定了坚实的基础。
成果亮点
1)实现了高码率数传接收机设备的完全自主可控。 针对CPU主控板,我公司进行了大量的调研,完成了一款龙芯3U VPX主板的设计、以及一款飞腾6U VPX主板的选型。最终采用飞腾6U VPX主板,飞腾16核CPU,满足了高速解调器的应用需求。2019~2020年,我公司先后开发了基于中标麒麟、银河麒麟操作系统的2款高速解调器软件,该两款软件对于自主可控硬件平台均适用。 2)改进的高性能并行解调结构。 为了满足高速解调的需求,受FPGA内部数字信号处理时钟的限制,在FPGA内部必须采用并行处理的方式才能完成解调、均衡、译码等操作。如针对中频***的输入信号,根据带通采样定理,可以将AD的采样时钟定为2000MHz,从而完成中频***、带宽1000MHz内的信号的采样;但在FPGA内部,针对此采样数据高达2000MHz的依托时钟,FPGA是无法直接进行处理的,至少需要将数据进行8路并行,每路依托时钟降为250MHz之后才能完成数字信号的正常处理。
团队介绍
“高新技术发展与战略管理”团队是以王宏起教授为带头人发展起来的黑龙江省高校哲学社会科学首批创新团队,现有教授5人、副教授5人、讲师3人。团队积极与黑龙江省科技厅等政府部门合作,为黑龙江省科技创新管理提供了一系列科技管理咨询服务,现已成为黑龙江省双一流学科、特色优势学科、黑龙江省“优秀”重点学科“管理科学与工程”学科及其博士点和博士后站的牵头方向。
成果资料