科创中国

本实用新型提供了一种用于CPCIE总线的运动控制器及系统，涉及运动控制器技术领域，该运动控制器包括：处理器，以及分别与处理器相连接的扩展接口、控制接口、CPCIE接口以及PCB背板；扩展接口用于通过PCB背板对CPCIE总线中的配置信号提供扩展接口；控制接口用于通过PCB背板对CPCIE总线中的控制信号提供接口；CPCIE接口用于为CPCIE总线提供接口。该运动控制器通过内置的CPCIE接口可以方便的从CPCIE系统中插拔，运动控制器的控制信号从背板引出，解决了现有运动控制器存在的安装调试困难以及扩展性差的问题。

技术领域

[0001]本实用新型涉及运动控制器技术领域，尤其是涉及一种用于CPCIE总线的运动控制器及系统。

背景技术

[0002]现有运动控制器包括两部分：PCI卡和接口模块，PCI卡和接口模块之间通过专用电缆连接。具体使用时先将PCI卡插入到工控机中，然后使用专用电缆将PCI卡的控制信号引出到接口模块。但现有的PCI接口的运动控制器在安装、更换时需要打开工控机箱，且需要使用专用电缆和接口模块连接；接口模块功能固定，不能按需配置，扩展性差。

实用新型内容

[0003]有鉴于此，本实用新型的目的在于提供一种用于CPCIE总线的运动控制器及系统，通过内置的CPCIE接口可以方便的从CPCIE系统中插拔，运动控制器的控制信号从背板引出，不再需要专用的延长电缆，并可通过扩展接口对接口模块进行扩展。

[0004]第一方面，本实用新型实施例提供了一种用于CPCIE总线的运动控制器，该运动控制器包括：处理器，以及分别与处理器相连接的扩展接口、控制接口以及CPCIE接口；还包括承载处理器、扩展接口、控制接口以及CPCIE接口的PCB背板；

[0005]处理器包括：内置有PCIE硬核的FPGA；FPGA通过内置的第一引脚、第二引脚和第三引脚分别与扩展接口、控制接口和CPCIE接口相连接；PCIE硬核，用于配置运动控制器的工作模式；

[0006]扩展接口，用于通过PCB背板对CPCIE总线中的配置信号提供扩展接口；

[0007]控制接口，用于通过PCB背板，对CPCIE总线中的控制信号提供接口；

[0008]CPCIE接口，用于为CPCIE总线提供接口。

[0009]在一些实施方式中，上述FPGA包括：ARM处理器、以及分别与ARM处理器相连接的SRAM主控制器、SRAM从控制器、SPI控制器、多路选择器、运动控制器和PCIE控制器；

[0010]PCIE控制器的输入端与ARM处理器相连接；PCIE控制器的输出端与第一引脚相连接；

[0011]运动控制器的输入端与ARM处理器相连接；运动控制器的输出端与第二引脚相连接；

[0012]SRAM主控制器、SRAM从控制器、SPI控制器的输入端分别与ARM处理器相连接；SRAM主控制器、SRAM从控制器、SPI控制器的输出端分别与多路选择器相连接；多路选择器的输出端与第三引脚相连接。

[0013]在一些实施方式中，上述ARM处理器、SRAM主控制器、SRAM从控制器、SPI控制器、运动控制器和PCIE控制器为IP核。

[0014]在一些实施方式中，上述FPGA还包括双口SRAM，双口SRAM的输入端与ARM处理器相连接；双口SRAM的输出端与SRAM从控制器相连接。

[0015]在一些实施方式中，上述处理器为xilinx zynq7015型号的SOC芯片。

[0016]在一些实施方式中，SOC芯片的引脚至少包括：bank13、bank33、bank34以及bank35；其中，所示bank13为高速GTX差分引脚；bank33、bank34以及bank35为FPGA通用引脚；

[0017]bank13为第一引脚，用于PCIE硬核的连接；

[0018]bank33、bank34为第二引脚，用于控制接口的连接；

[0019]bank35为第三引脚，用于扩展接口的连接。

[0020]在一些实施方式中，上述控制接口所控制的配置信号，包括：脉冲信号、方向信号、伺服使能信号、伺服报警信号、清除报警信号、运动到位信号和回零信号中上述一种或多种用于CPCIE总线的信号上。

[0021]在一些实施方式中，上述扩展接口承载的配置信号，包括：通用数字输入输出信号、四线spi信号、8086/8080总线信号中上述一种或多种用于CPCIE总线的信号。

[0022]在一些实施方式中，当8086/8080总线信号为主设备信号时，扩展接口与SRAM、DA/AD芯片相连接，FPGA用于实现SRAM的控制；

[0023]当8086/8080总线信号为从设备信号时，扩展接口与DSP、单片机相连接，FPGA用于实现双端口RAM的控制。

[0024]第二方面，本实用新型实施例提供了用于CPCIE总线的运动控制系统，该系统包括：工程机、运动控制器以及连接板；其中，运动控制器为第一方面提到的用于CPCIE总线的运动控制器；

[0025]运动控制器的一端与工程机相连接；运动控制器的另一端与通过连接板连入CPCIE总线。

[0026]本实用新型实施例带来了以下有益效果：

[0027]本实用新型提供了一种用于CPCIE总线的运动控制器及系统，该运动控制器包括：处理器，以及分别与处理器相连接的扩展接口、控制接口以及CPCIE接口；还包括承载处理器、扩展接口、控制接口以及CPCIE接口的PCB背板；处理器包括：内置有PCIE硬核的FPGA；FPGA通过内置的第一引脚、第二引脚和第三引脚分别与扩展接口、控制接口和CPCIE接口相连接；PCIE硬核，用于配置运动控制器的工作模式；扩展接口，用于通过PCB背板对CPCIE总线中的配置信号提供扩展接口；控制接口，用于通过PCB背板，对CPCIE总线中的控制信号提供接口；CPCIE接口，用于为CPCIE总线提供接口。该运动控制器通过内置的CPCIE接口可以方便的从CPCIE系统中插拔，运动控制器的控制信号从背板引出，不再需要专用的延长电缆，并可通过扩展接口对接口模块进行扩展，解决了现有运动控制器存在的安装调试困难以及扩展性差的问题。

[0028]本实用新型的其他特征和优点将在随后的说明书中阐述，或者，部分特征和优点可以从说明书推知或毫无疑义地确定，或者通过实施本实用新型的上述技术即可得知。

[0029]为使本实用新型的上述目的、特征和优点能更明显易懂，下文特举较佳实施方式，并配合所附附图，作详细说明如下。