国密算法高抗冲突物联网安全芯片科技成果转化
发布时间: 2021-11-02
来源: 试点城市(园区)
基本信息
(一) 总体方案及技术路线
该项目的研发目标是完成具有完全自主知识产权的可广泛应用于高密集型、重要资产管理的新型高速多目标识别、物联网安全芯片。
1、采用国产商用加密SM7算法实现双向认证功能。
2、研发无线信道加密算法、安全访问机制。
3、研发新型的高速抗冲突算法,实现精准、高速盘存。
4、研发标签天线、封装技术,实现密集型叠读功能。
5、采用***μm EEPROM低功耗工艺,实现模拟、数字电路的功耗优化。
(二) 研究内容
1、芯片框图
芯片由模拟射频芯片、数字逻辑电路和存储器三部分组成,
模拟射频电路主要负责完成信号的解调和调制,为芯片提供稳定的电源和时钟。
数字逻辑电路主要负责完成协议处理,指令的接收和指令的响应以及控制对EEPROM的读写等。
非易失性存储器EEPROM主要负责提供高可靠性的数据存储功能。
随机数模块主要负责为协议提供高质量的随机数。
2、主要组成模块
l 存储器
EEPROM是电可擦除只读存储器,可实现数据和程序的多次擦写,并在掉电后保存数据。
l 加/解密流程
HXY5960芯片内部集成了SM7对称算法和流加密算法。其工作过程如下:
解密过程
1)标签芯片通过非接触接口以指令形式获取密文;
2)当指令正确接收完成后硬件会自动启动解密运算;
3)运算完成后,进行数据比对;数据比对通过启动加密运算,否则复位算法模块,清空算法模块所有数据。
加密过程
1)当标签解密后,数据对比完成通过后;硬件会自动填充明文到加密模块
2)明文填充完毕后启动加密运算;运算完毕后,密文会以指令形式通过非接触后发送给读写机具进行认证。
l 随机数模块
基于采样振荡器抖动噪声方案实现的真随机数发生器,该系统具有结构简单、面积优化、可抵御确定性干扰等优点。该方案利用振荡器的定时抖动噪声为噪声源,用相对较慢的时钟作为采样时钟对相对较快的时钟采样。由于定时抖动噪声的存在,慢时钟的时钟沿位置是个随机变量,由它采得的数据也是随机的。
l 高速防冲突模块
芯片防冲突算法采用的是一种基于随机数的时隙ALOHA算法,标签产生一个16bit位的随机数,读写器发送命令截取(N)bit位的随机数,在不同的时隙(slot)里,标签返回它的数据。当一轮盘存后,如果有冲突发生(在同一个slot里同时有2个以上标签返回),读写器记下冲突,并开始下一轮的盘存。当第二轮盘存开始时,读写器根据上一次冲突的情况,重新安排随机数的位数(Q值),如果冲突过多,就要增加Q的数值,如果空时隙(没有返回)较多,就要减小Q的数值,从而进行周而复始的盘存,直到所有的时隙为空时,完成一次完整的盘存过程。
l 主状态机模块
该模块主要负责主状态机的跳转,当标签接收到读卡机具发送的指令,根据协议能够进行正确的跳转。
l 指令解析模块
该模块主要负责对射频接口解调出来的信号按照协议能够进行正确的解析。
l 指令返回编码模块
该模块主要负责指令的返回,根据协议和指令返回不同的编码方式和内容。
l 时钟管理模块
该模块主要负责各个模块的时钟的产生和关闭功能。
l EEPROM接口模块
该模块主要主要根据指令和协议的需求,负责控制对EEPROM的擦写和读取操作。
3、主要工作流程
l 当电子标签进入天线磁场后,凭借天线耦合获取感应能量来提供标签工作;同时时钟电路解调出时钟供数字电路工作,上下电复位模块产生复位信号送给数字模块;
l 当天线收到读卡机具发送的信号时,通过RF的调制解调电路产生数字信号传递给数字模块;
l 数字模块的编解码电路按照协议正确解析指令后,主控制模块会依据协议是否调取CRC校验模块、随机数控制模块、抗冲突模块、算法模块等;或者发起对EEPROM的读写操作等。
本款芯片研发技术难点主要体现在低功耗设计、防冲突算法和安全算法等几个方面,做了以下创新:
l 高灵敏度且抗干扰性强的解调电路
l 超低功耗的真随机数发生器
l 先进的防冲突算法
l 标签与读写器之间的安全鉴别流程
l 射频电路的鲁棒性与高灵敏度接收电路的自适应设计
l 国家商用密码算法SM7和抗侧信道攻击的安全电路
l 超低功耗芯片设计
l 超低功耗EEPROM存储电路设计,可在电源电压低于***情况下进行擦写